



MicroPatent® PatSearch FullText: Record 1 of 1

Search scope: JP; Title or Abstract

Years: 1971-2001

Text: Patent/Publication No.: JP11176814

[Download This Patent](#)[Family Lookup](#)[Citation Indicators](#)[Go to first matching text](#)

JP11176814

MANUFACTURE OF SEMICONDUCTOR DEVICE

MATSUSHITA ELECTRIC IND CO LTD

Inventor(s): TAMAOKA EIJI ;UEDA TETSUYA ;AOI NOBUO

Application No. 09343290 JP09343290 JP, Filed 19971212,

Abstract: PROBLEM TO BE SOLVED: To prevent retreat of HSQ material and film thinning

and deformation into a high hygroscopic film containing a large amount of water, when a resist mask is subjected to ashing.

SOLUTION: After an insulating film 5 containing Si-H bonding is formed on a substrate 1, a resist mask 7 is formed on a selected region of the insulating film 5. A part of the insulating film 5 which is not covered with a resist mask 7 is etched. After a via 8 is formed in the insulating film 5, the resist mask 7 is eliminated. When the resist mask 7 is eliminated, the resist mask 7 is subjected to ashing by using a steam plasma plasma 9 or plasma formed of mixed gas of hydrogen and oxygen.

Int'l Class: H01L0213065; G03F00742

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-176814

(43) 公開日 平成11年(1999) 7月2日

(51) Int.Cl.⁶

識別記号

F I

H 0 1 L 21/3065

H 0 1 L 21/302

H

G 0 3 F 7/42

G 0 3 F 7/42

審査請求 有 請求項の数18 O L (全 15 頁)

(21) 出願番号 特願平9-343290

(22) 出願日 平成9年(1997)12月12日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 玉岡 英二

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72) 発明者 上田 哲也

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(72) 発明者 青井 信雄

大阪府門真市大字門真1006番地 松下電器産業株式会社内


(74) 代理人 弁理士 前田 弘 (外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 レジストマスクをアッシングする際、HSQ材料が膜減りして後退したり、水分を多く含む吸湿性の高い膜に変質しないようにする。

【解決手段】 基板1の上にSi-H結合を含む絶縁膜5を形成した後、絶縁膜5の選択された領域上にレジストマスク7を形成する。絶縁膜5のうちレジストマスク7で覆われていない部分をエッチングし、絶縁膜5にビア8を形成した後、レジストマスク7を除去する。このレジストマスク7を除去する際、水蒸気プラズマ9または水素と酸素の混合ガスから形成したプラズマを用いてレジストマスク7をアッシングする。



【特許請求の範囲】

【請求項1】 Si-H結合を含む絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、
前記レジストマスク除去工程は、水蒸気を含むガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

【請求項2】 前記絶縁膜は、水素化シルセスキオキサン層を含んでいることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでいることを特徴とする請求項1または2に記載の半導体装置の製造方法。

【請求項4】 前記酸素プラズマ工程は、前記水蒸気を含有するプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うことを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】 前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されることを特徴とする請求項1から4の何れかに記載の半導体装置の製造方法。

【請求項6】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含する請求項5に記載の半導体装置の製造方法。

【請求項7】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含する請求項1から4の何れかに記載の半導体装置の製造方法。

【請求項8】 Si-H結合を含む絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、
前記レジストマスク除去工程は、水素を含むガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

置の製造方法。

【請求項9】 前記絶縁膜は、水素化シルセスキオキサン層を含んでいることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでいることを特徴とする請求項8または9に記載の半導体装置の製造方法。

【請求項11】 前記酸素プラズマ工程は、前記水蒸気を含有するプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うことを特徴とする請求項10に記載の半導体装置の製造方法。

【請求項12】 前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されることを特徴とする請求項8から11の何れかに記載の半導体装置の製造方法。

【請求項13】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含する請求項12に記載の半導体装置の製造方法。

【請求項14】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含する請求項8から11の何れかに記載の半導体装置の製造方法。

【請求項15】 前記水素を含むガスが、水素および水蒸気の混合ガスであることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項16】 前記水素を含むガスが、水素および酸素の混合ガスであることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項17】 絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、
前記レジストマスク除去工程は、水素を含むガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

【請求項18】 絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジストマスクを除去する工程と、を包含する半導

体装置の製造方法であって、

前記レジストマスク除去工程は、水素を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置の製造方法に関する。更に詳細には、レジストマスクの灰化（アッシング）処理工程を含む製造方法に関する。

【0002】

【従来の技術】LSIなどの半導体装置の高集積化に伴い、配線構造の多層化および高密度化が進んでいる。多層に形成された配線構造の上層部では段差が大きくなるため、その上に微細な配線パターンを形成すると、配線が断線するなどの問題が生じる。多層配線の形成を容易にするためには層間絶縁膜の平坦化が必要である。層間絶縁膜の平坦化方法として、各種方法が開発されている。その中でも、特に、スピニング法（SOG）法は、段差を有する半導体基板表面に無機材料や有機材料の液状絶縁材料を塗布し、それによって平坦な表面を有する層間絶縁膜を形成する方法である。SOG法は、プロセスが容易なため広く用いられている。

【0003】一方、配線構造の高密度化によって配線間容量が増大している。配線間容量は、信号遅延時間および消費電力の増加やクロストークなどの原因となり、半導体デバイスの動作性能に影響を与える。配線間容量を低減するために、低誘電率の絶縁膜材料が必要とされている。

【0004】現在広く用いられている典型的な絶縁膜材料は、熱酸化法やCVD（化学的気相成長）法によって形成したシリコン酸化膜である。これらの比誘電率は3.9から5.0程度である。配線間容量の低減のためには、比誘電率のより小さい材料が必要とされている。低誘電率絶縁膜の形成方法としては各種方法が提案されている。SOG法も広く用いられている。

【0005】近年、比誘電率が3.0程度の低誘電率絶縁膜材料として、水素化シルセスキオキサン（HSQ）が注目されている。HSQは、バランらの論文（1992 VMIC Conference）や、プラマニクらの論文（1993 VMIC Conference）に詳述されている。HSQは、図1に示すように立方体のポリマー構造を有しており、その一般式は $(\text{HSiO}_{1.5})_n$ である（ $n=2$ から8）。HSQ層はSOG法で形成できる。この材料を基板上にスピニング塗布した後、400℃の窒素雰囲気中で焼成すると、ポリマー同士が結合し、HSQ層が形成される。

【0006】次に、図2（a）から（h）を参照しながら、HSQを用いた半導体装置の従来の製造方法を説明する。ここでは、簡単のために2層配線構造を有する半導体装置を例にとって従来技術を説明する。

【0007】まず、図2（a）に示すように、半導体基板1上に絶縁層2を介して形成された第1の配線層3を有する構造を形成する。第1の配線層3上には、プラズマCVD法などの薄膜堆積方法を用いて第1の酸化珪素層4が堆積される。

【0008】次に、図2（b）に示すように、HSQ層5をSOG法によって形成した後、図2（c）に示すように、HSQ層5の上にプラズマCVD法などで第2の酸化珪素層6を成膜する。

【0009】次に、図2（d）に示すように、3層構造を有する層間絶縁膜の上にレジストマスク7を形成した後、既知のフォトリソグラフィ法を用いてレジストマスク7の所定部分を除去し、レジストマスク7中に開口部を設ける。この後、図2（e）に示すように、3層構造の層間絶縁膜のうちレジストマスク7によって覆われていない部分をドライエッチング法によって除去し、層間絶縁膜中に接続孔8を形成する。

【0010】次に、図2（f）に示すように、酸素（ O_2 ）のプラズマ15を用いてレジスト層7をアッシングし、レジスト層7を除去する。この酸素プラズマ15によるレジストアッシング工程において、3層構造の絶縁膜は接続孔8が形成されている部分が露出しており、酸素プラズマ15に曝される。プラズマCVD法で形成した酸化珪素層4、6は酸素プラズマ15に対して耐性があり変質することはないが、HSQ層5は酸素プラズマ耐性が低いため、膜の酸化により膜中成分が分解して膜が後退したり、変質層16が形成される（図2

（g））。変質層16は、水分を多く含む膜である。この状態で接続孔8にタングステンなどでプラグ10を形成し、第2の配線層11を形成しようとする、プロセス時に変質層16から水分が放出される。これは、プラグ10や配線11の形成不良を引き起こし、断線や高抵抗化の原因となる（図2（h））。

【0011】酸素プラズマによってHSQ層が変質し、含有水分量が増大することは、Ahlburnらの論文（B. T. Ahlburn, G. A. Brown, T. R. Seha, T. F. Zoes, "Hydrogen Silsesquioxane-based Flowable Oxide As An Element In The Interlevel Dielectric For Sub 0.5 Micron ULSI Circuits", 1995 Proceedings Dielectrics for VLSI/ULSI Multilevel Interconnection Conference P. 36）などに開示されている。Ahlburnらによれば、酸素プラズマによって、HSQ層中の $\text{Si}-\text{H}$ 結合が酸化されて $\text{Si}-\text{OH}$ 結合と $\text{H}-\text{OH}$ 結合が生成し、OH基が膜中水分となる。また、酸化によって膜が収縮し、膜後退の原因となる。

【0012】

【発明が解決しようとする課題】上記のようなHSQ材料を用いた半導体装置の製造する場合、酸素プラズマを用いたアッシング法によってレジストマスクを除去するときに、酸素プラズマによって、露出しているHSQ材

料が膜減りして後退したり、水分を多く含む吸湿性の高い膜に変質し、その後の配線形成プロセス時に変質層から水分等のガスが放出され、配線の形成不良が発生するという問題があった。

【0013】このレジストアッシング除去プロセスによるHSQ層の変質を回避するために、第1の配線層のパターン上にはHSQ層が残存しないようにエッチバックして、第1の配線層パターンの上に形成する接続孔中にHSQ層が露出しない構造にする方法がある。しかしながら、このエッチバック法には、制御が難しい、工程数が多くなる、低誘電率材料形成時には配線間容量のフリンジ成分の低減が出来ず容量低減が不十分である、といった問題がある。

【0014】本発明は、上記のような問題点を解決するためになされたもので、その目的は、レジストアッシングが絶縁膜の露出表面に悪影響を与えない半導体装置の製造方法を提供することにある。

【0015】

【課題を解決するための手段】本発明の半導体装置の製造方法は、Si-H結合を含む絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水蒸気を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0016】前記絶縁膜は、水素化シルセスキオキサン(HSQ)層を含んでもよい。

【0017】前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでもよい。

【0018】前記酸素プラズマ工程は、前記水蒸気を含有するプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うことが好ましい。

【0019】前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されるようにしてもよい。

【0020】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含するようにしてもよい。

【0021】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含するようにしてもよい。

【0022】本発明の他の半導体装置の製造方法は、Si-H結合を含む絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われてい

ない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程とを包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水素を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0023】前記絶縁膜は、水素化シルセスキオキサン(HSQ)層を含んでもよい。

【0024】前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでもよい。

【0025】前記酸素プラズマ工程は、前記水蒸気を含有するプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うようにしてもよい。

【0026】前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されるようにしてもよい。

【0027】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含していてもよい。

【0028】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含するようにしてもよい。

【0029】前記水素を含有するガスは、水素および水蒸気の混合ガスであってもよい。

【0030】前記水素を含有するガスは、水素および酸素の混合ガスであってもよい。

【0031】本発明の更に他の半導体装置の製造方法は、絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程とを包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水素を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0032】本発明の更に他の半導体装置の製造方法は、絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水素を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0033】

【発明の実施の形態】以下、添付図面を参照しながら、本発明による半導体装置の製造方法の実施形態を説明する。

【0034】（第1の実施形態）図3（a）から（h）を参照しながら、本発明の第1の実施形態を説明する。

【0035】まず、図3（a）に示すように、単結晶シリコンからなる半導体基板1上に絶縁層（厚さ：500～1000nm）2を介して形成された第1の配線層3を有する構造を形成する。第1の配線層3は、例えばアルミニウムやアルミニウム合金などの薄膜をパターンニングすることによって形成される。第1の配線層3の典型的なサイズは、高さが0.5～1.0 μm 、幅が0.3～0.6 μm である。第1の配線層3上には、プラズマCVD法などの薄膜堆積方法を用いて第1の酸化珪素層（厚さ：50～200nm）4が堆積される。この第1の酸化珪素層4は、あとの工程で形成するHSQ層と、第1の配線層3との密着性を向上させる役割を果たす。

【0036】次に、図3（b）に示すように、HSQから形成されたSOG層（以下、「HSQ層」と略記する）5をスピコートによって第1の酸化珪素層4の上に塗布した後、400℃の窒素雰囲気中で60分間ベークし、焼成する。この後、図3（c）に示すように、HSQ層5の上にプラズマCVD法などで第2の酸化珪素層（厚さ：400～1000nm）6を堆積する。

【0037】次に、図3（d）に示すように、第1の酸化珪素層4、SOG層5および第2の酸化珪素層6からなる3層構造を有する層間絶縁膜の上にレジストマスク（厚さ：0.8～1.3 μm ）7を形成する。その後、既知のフォトリソグラフィ法を用いてレジストマスク7の所定部分を除去し、レジストマスク7中に開口部を設ける。この開口部は、あとの工程で形成する凹部（接続孔）の形状と位置を規定する。ここで、この3層構造の層間絶縁膜は、Si-Hを含む絶縁層（HSQ層）を内部に含んでいるので、「Si-Hを含む絶縁膜」と言える。この後、図3（e）に示すように、3層構造の層間絶縁膜（4、5、6）のうちレジストマスク7によって覆われていない部分をドライエッチング法によって除去し、層間絶縁膜中に接続孔（ビアホール）8を形成する。接続孔8は下層配線3の表面に達し、配線3の一部を露出させる。このドライエッチングは、例えば、エッチングガスとして、 CF_4 （流量10sccm）、 CHF_3 （流量30sccm）、Ar（流量100sccm）および N_2 （10流量sccm）の混合ガスを用い、圧力150mTorr、パワー1100Wの条件で実行する。

【0038】次に、図3（f）に示すように、水（ H_2O ）プラズマ9を用いてレジストマスク7をアッシングし、レジストマスク7を除去する。 H_2O プラズマ9は、次のようにして発生させることができる。まず、流量が100から500sccmの水蒸気（ H_2O ）をアッシング装置の反応室内に導入し、反応室内の全圧を1～2Torrに保持する。この状態で、アッシング装置内の電極に周波数2.45GHzのマイクロ波を供給し

て反応室内の水蒸気を電離し、プラズマを発生させる。マイクロ波のパワーは、0.8～1.0kWとし、半導体基板1の温度は100～300℃程度に加熱することが好ましい。 H_2O プラズマ9によってレジストマスク7をアッシングし、レジストマスク7を除去する工程を行った場合、接続孔8の内側面で露出しているHSQ層5および酸化珪素層4、6は悪影響を受けず、変質しない（図3（g））。

【0039】次に、図3（h）に示すように、接続孔8をタングステンのプラグ10で埋め込んだ後、層間絶縁膜上に第2の配線層11を形成する。

【0040】なお、本実施形態では、2層配線構造を有する半導体装置の製造方法を例にとって本発明を説明したが、本発明は1層配線構造や3層以上の配線構造を有する半導体装置の製造に適用できることは言うまでもない。

【0041】図4は、半導体基板上に形成した単一層構造のHSQ膜を上記 H_2O プラズマ9に曝したときのフーリエ変換赤外（FT-IR）吸収スペクトルを示している。図5は、半導体基板上に形成した単一層構造のHSQ膜を従来の酸素プラズマに曝したときのFT-IR吸収スペクトルを示している。

【0042】 H_2O プラズマ9に曝す前のスペクトル（図4のB）と、曝した後のスペクトル（図4のA）とを比較すると、Si-H結合による吸収ピーク高さの変化はほとんどなく、Si-OH結合やH-OH結合などの吸収ピークは見られない。一方、HSQ膜を従来の酸素プラズマに曝した場合、酸素プラズマに曝す前のスペクトル（図5のD）に比較して、曝した後のスペクトル（図5のC）においては、Si-H結合のピーク高さが小さくなる。それとともに、膜中水分に起因するSi-OH結合やH-OH結合など吸収ピークが現れていることがわかる。

【0043】図6は、アッシング前後での膜中水分量を調べるために、 H_2O プラズマ処理後と酸素プラズマ処理後のHSQ膜をTDS分析（昇温脱離ガス質量分析）した結果を示している。 H_2O プラズマ処理を施したHSQ膜の含有水分量は、 H_2O プラズマ処理を施さないHSQ膜の膜中水分量に比べてやや多いが、酸素プラズマ処理したHSQ膜の膜中水分量よりもはるかに少ない。

【0044】このように H_2O プラズマによるレジストアッシングによれば、HSQ膜への影響が従来の酸素プラズマによるアッシングに比べて非常に小さい。この理由は、次のように考えられる。すなわち、従来の酸素プラズマ処理では、HSQ膜中のSi-H結合が酸化されて減少するとともに、Si-OH結合とH-OH結合が生まれ、それが膜中水分増大の原因となる。また、酸化に伴い膜が収縮する。これに対して、 H_2O プラズマ中に含まれる励起状態の H_2O や、原子状態の水素（H）

あるいはOH遊離基などの活性種は、HSQ膜中のSi-H結合と反応しない。言い換えると、H₂Oプラズマは、原子状態の水素(H)を含む還元雰囲気であるため、HSQ膜をほとんど酸化せず、Si-OH結合やH-OH結合を生成しない。その結果、HSQ膜の膜中水分が増加しない。また、HSQ膜が酸化されないため、膜収縮も起こらない。更に、分極が大きいSi-OH結合やH-OH結合が生成しないため、膜の比誘電率の増大も起こらない。

【0045】本発明は、HSQ膜を有する半導体装置の製造方法に限定されず、Si-H結合を含む絶縁膜を有する半導体装置の製造方法に広く適用できる。例えば、本発明は、Si-H結合を含みかつメチル基などの有機成分も含む有機無機混合膜材料や、酸化によってSi-OH結合やH-OH結合を生成するような材料、例えばSi-R結合(R:アルキル基)を持つ有機膜材料から絶縁膜が形成された半導体装置の製造方法に適している。

【0046】また、従来の酸素プラズマを用いたアッシングでは、絶縁膜をエッチングして接続孔を形成する際に、下地のアルミニウムやアルミニウム合金から成る配線層と、エッチングに用いているプラズマガスとが反応してポリマーが生成され、接続孔の側壁に残渣として残る。この残渣は酸素プラズマによるアッシングプロセス処理時には除去されず、通常はアッシング後にアミン基含有有機溶剤などの有機洗浄液を用いて洗浄して除去する。しかしながら、この有機溶剤洗浄によって、接続孔側壁に露出しているHSQ層がエッチングされて後退し、プラグ形成が困難になるという問題がある。本発明のH₂Oプラズマによるレジストアッシング除去方法は、上記残渣の除去にも効果があり、アッシングと同時に残渣を除去することができる。したがって、本発明によれば、アッシング処理後に有機溶剤による洗浄をする必要がないので、露出しているHSQ層がエッチングされて後退するという問題がなく、またプロセスを簡略化することができる。

【0047】なお、上記残渣の問題は、Si-H結合を実質的に含まない絶縁膜をドライエッチングする場合にも生じる。H₂Oプラズマによるレジストアッシングによれば、その場合の問題をも解決できる。このことは、H₂Oプラズマによるレジストアッシングが、種々の絶縁膜に対するドライエッチング工程を含む半導体装置の製造方法に広く適用され、効果を発揮し得ることを意味する。

【0048】上記実施形態では、レジストマスク7の除去を、すべて、H₂Oプラズマによるレジストアッシング工程(以下、「H₂Oプラズマ工程」と称する)によって実行しているが、H₂Oプラズマ工程と、酸素プラズマによるレジストアッシング工程(以下、「酸素プラズマ工程」と称する)とを組み合わせることもよい。

例えば、H₂Oプラズマ工程によってレジストマスク7を部分的に除去した後、レジストマスク7の残りの部分を酸素プラズマ工程で除去してもよい。また、逆に、酸素プラズマ工程によってレジストマスク7を部分的に除去した後、レジストマスク7の残りの部分をH₂Oプラズマ工程で除去してもよい。このように、酸素プラズマ工程をも行う場合、レジストアッシングに要する時間を短縮できる。また、この場合、H₂Oプラズマが原子状態の水素(H)を含む還元雰囲気であるため、先に行った酸素プラズマ工程で酸化されたHSQ層の表面を還元し、それによって、HSQ層の膜中水分を減少させる効果が生じると予測される。従って、H₂Oプラズマ工程と酸素プラズマ工程とを組み合わせるレジストアッシングを行う場合は、H₂Oプラズマ工程を最後に行うことが好ましい。

【0049】なお、H₂Oプラズマを形成するために使用するガスとしては、水蒸気他に、酸素ガスや窒素ガスが添加されたものを使用しても良い。水蒸気とともに酸素ガスを装置内に導入する場合、酸素ガスの量が相対的に大きくなりすぎると、HSQ層の水分が増加するおそれがある。そのため、酸素ガスの量は水蒸気量よりも少ないことが好ましい。

【0050】また、水蒸気のプラズマを用いる代わりに、水素ガスと酸素ガスとを含有する混合ガスのプラズマを用いても良い。

【0051】(第2実施形態)図7(a)から(g)を参照しながら、本発明の第2の実施形態を説明する。

【0052】まず、図7(a)に示すように、半導体基板1上に絶縁層(厚さ:500~1000nm)2を成膜する。その上にスピンコーターによりHSQで形成されたSOG層(以下、「HSQ層」と略称する)5を塗布したあと、400℃の窒素雰囲気中で60分間バークし、焼成する。絶縁層2は、HSQ層5に対するエッチング選択比の大きな材料から形成する。絶縁層2は、例えば窒化珪素膜から形成される。

【0053】次に、図7(b)に示すように、HSQ層5の上にレジストマスク(厚さ:0.8~1.3μm)7を形成した後、既知のフォトリソグラフィ法を用いてレジストマスク7の所定部分を除去し、レジストマスク7中に開口部を設ける。この開口部は、あとの工程で形成する配線用溝のパターン(形状と位置)を規定する。この後、図2(c)に示すように、HSQ層5のうちレジストマスク7によって覆われていない部分をドライエッチング法によって除去し、HSQ層5中に溝状凹部(配線用溝)12を形成する。このとき、絶縁層2はHSQ層5のエッチングに対するストッパーとして機能する。溝12の幅は、例えば、0.3~0.6μm、深さは0.5~1.0μmである。

【0054】次に、アッシング装置内部において、水素ガスと酸素ガスを含有する雰囲気中にプラズマ9を発生

させ、図7 (d) に示すようにレジストマスク7をアッシング除去する。HSQ層5が露出している埋め込み配線用溝12の側壁部分およびレジストマスク7が除去されてHSQ層5が露出する部分は、アッシングによって影響を受けず、変質層は形成されない(図7 (e))。ここで、水素ガスの流量は、例えば500~3000 sccm、酸素ガスの流量は、例えば100~1500 sccmである。

【0055】次に、図7 (f) に示すように、窒化チタンやタンタルなどからなるバリア層を形成し、その上に電解メッキ法などにより銅14を埋め込む。さらにCMP (化学機械研磨) 法により、不要な銅薄膜部分を除去して、図7 (g) に示すように、埋め込み配線を形成する。

【0056】本実施形態では、埋め込み配線構造を形成したが、その代わりに、上下層の配線を電氣的に接続するプラグと配線を同時に埋め込むいわゆるデュアルダマシン構造を形成しても良い。また、配線材料として銅を用いたが、アルミニウムやアルミニウム合金などを用いてもよい。

【0057】なお、本実施形態では、レジストアッシングに水素ガスと酸素ガスとを含む混合ガスのプラズマを用いたが、第1の実施形態について説明したように、水蒸気のプラズマを用いても良いし、また、酸素プラズマ工程を併用しても良い。

【0058】上記各実施形態では、レジストマスクを直接にプラズマに曝すことによってアッシングを行ったが、プラズマから離れた位置に基板を配置し、励起状態の H_2O 、原子状態のH、および/またはOH遊離基等の活性種をプラズマから基板表面にまで輸送してもよい。また、例示したガス以外の還元性ガスのプラズマを用いてレジストアッシングを行うことができれば、同様にして、Si-H結合を含む絶縁膜を変質させることを抑制できる。

【0059】また、上記各実施形態では、Si-H結合を含む絶縁膜をシリコン基板上に形成する場合について本発明を説明してきたが、本発明はこれに限定されない。本発明によれば、絶縁性基板上にSi-H結合を含む絶縁膜を形成する工程を包含する半導体装置に製造方法に適用して効果を得ることが可能である。このような半導体装置には、例えば、ガラス基板上に多数の薄膜トランジスタが形成された液晶表示装置が含まれる。

【0060】

【発明の効果】本発明によれば、レジストマスク除去工程において、水蒸気を含有するガスから形成したプラズマ、または、水素を含有するガスから形成したプラズマを用いてレジストマスクをアッシングするため、Si-H結合を含む絶縁膜が露出している場合、アッシングによってSi-H結合が酸化されることが抑制される。その結果、水分を含む変質層が絶縁膜の露出表面に形成され

ることが防止され、その後、絶縁膜上に形成した配線を劣化させるおそれが無くなり、信頼性の高い半導体装置を提供することが可能となる。特に、水素化シルセスキオキサン(HSQ)層を含む絶縁膜を層間絶縁膜として用いる場合、HSQ層の比誘電率が他のCVD酸化膜などに比較して低いため、配線間容量が低減された半導体装置を歩留まり良く製造することができる。

【0061】レジストマスクを除去する際に、酸素ガスから形成したプラズマを用いてレジストマスクをアッシングする酸素プラズマ工程を付加すれば、レジストマスクの除去に必要な時間を短縮することができる。これは、酸素プラズマによるレジストアッシングのレートの方が、水蒸気を含有するガスから形成したプラズマ、または、水素を含有するガスから形成したプラズマを用いてレジストマスクをアッシングする場合のレートよりも高いためである。

【0062】水蒸気を含有するガスから形成したプラズマ、または、水素を含有するガスから形成したプラズマを用いてレジストマスクをアッシングする工程を、酸素プラズマ工程よりも後に行えば、酸素プラズマによるアッシング時に形成された変質層を変質前の状態に復帰させることが可能である。

【図面の簡単な説明】

【図1】HSQ層のポリマー構造を示す図である。

【図2】(a) から (h) は、従来の半導体装置の製造方法を示す工程断面図である。

【図3】(a) から (h) は、本発明による半導体装置の製造方法の実施形態を示す工程断面図である。

【図4】水(H_2O)プラズマ処理前後でのHSQ膜のフーリエ変換赤外(FT-IR)吸収スペクトルである。

【図5】酸素(O_2)プラズマ処理前後でのHSQ膜のフーリエ変換赤外(FT-IR)吸収スペクトルである。

【図6】 H_2O プラズマまたは酸素(O_2)プラズマ処理を施したHSQ膜のTDS (昇温脱離ガス質量分析) スペクトルである。

【図7】(a) から (g) は、本発明による半導体装置の製造方法の他の実施形態を示す工程断面図である。


【符号の説明】

- 1 半導体基板
- 2 絶縁層
- 3 第1の配線層
- 4 酸化珪素層
- 5 HSQ層
- 6 酸化珪素層
- 7 レジスト
- 8 接続孔
- 9 H_2O プラズマ
- 10 タングステンプラグ


- 11 第2の配線層
12 埋め込み配線形成用の溝
13 バリア層

- 14 銅
15 酸素 (O_2) プラズマ
16 変質層


【図1】




【図4】




【図2】




【図5】



【図 6】



【图 7】



【請求項1】 Si-H結合を含む絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、

前記レジストマスクを除去する工程と、
を包含する半導体装置の製造方法であって、
前記レジストマスク除去工程は、水蒸気を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

【請求項2】 前記絶縁膜は、水素化シルセスキオキサン層を含んでいることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでいることを特徴とする請求項1または2に記載の半導体装置の製造方法。

【請求項4】 前記酸素プラズマ工程は、前記水蒸気を含有するプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うことを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】 前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されることを特徴とする請求項1から4の何れかに記載の半導体装置の製造方法。

【請求項6】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含する請求項5に記載の半導体装置の製造方法。

【請求項7】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含する請求項1から4の何れかに記載の半導体装置の製造方法。

【請求項8】 Si-H結合を含む絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、
前記レジストマスク除去工程は、水素を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

【請求項9】 前記絶縁膜は、水素化シルセスキオキサン層を含んでいることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでいることを特徴とする請求項8または9に記載の半導体装

置の製造方法。

【請求項11】 前記酸素プラズマ工程は、前記水素を含有するプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うことを特徴とする請求項10記載の半導体装置の製造方法。

【請求項12】 前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されることを特徴とする請求項8から11の何れかに記載の半導体装置の製造方法。

【請求項13】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含する請求項12に記載の半導体装置の製造方法。

【請求項14】 前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含する請求項8から11の何れかに記載の半導体装置の製造方法。

【請求項15】 前記水素を含有するガスが、水素および水蒸気の混合ガスであることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項16】 前記水素を含有するガスが、水素および酸素の混合ガスであることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項17】 絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、
前記レジストマスク除去工程は、水蒸気を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

【請求項18】 絶縁膜を形成する工程と、
前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、
前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、
前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、
前記レジストマスク除去工程は、水素を含有するガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体装置の製造

方法に関する。更に詳細には、レジストマスクの灰化（アッシング）処理工程を含む製造方法に関する。

【0002】

【従来の技術】LSIなどの半導体装置の高集積化に伴い、配線構造の多層化および高密度化が進んでいる。多層に形成された配線構造の上層部では段差が大きくなるため、その上に微細な配線パターンを形成すると、配線が断線するなどの問題が生じる。多層配線の形成を容易にするためには層間絶縁膜の平坦化が必要である。層間絶縁膜の平坦化方法として、各種方法が開発されている。その中でも、特に、スピノングラス（SOG）法は、段差を有する半導体基板表面に無機材料や有機材料の液状絶縁材料を塗布し、それによって平坦な表面を有する層間絶縁膜を形成する方法である。SOG法は、プロセスが容易なため広く用いられている。

【0003】一方、配線構造の高密度化によって配線間容量が増大している。配線間容量は、信号遅延時間および消費電力の増加やクロストークなどの原因となり、半導体デバイスの動作性能に影響を与える。配線間容量を低減するために、低誘電率の絶縁膜材料が必要とされている。

【0004】現在広く用いられている典型的な絶縁膜材料は、熱酸化法やCVD（化学的気相成長）法によって形成したシリコン酸化膜である。これらの比誘電率は3.9から5.0程度である。配線間容量の低減のためには、比誘電率のより小さい材料が必要とされている。低誘電率絶縁膜の形成方法としては各種方法が提案されている。SOG法も広く用いられている。

【0005】近年、比誘電率が3.0程度の低誘電率絶縁膜材料として、水素化シルセスキオキサン（HSQ）が注目されている。HSQは、バランスらの論文（1992 VMIC Conference）や、ブラマニクらの論文（1993 VMI C Conference）に詳述されている。HSQは、図1に示すように立方体のポリマー構造を有しており、その一般式は $(HSiO_{1.5})_n$ である（ $n=2$ から8）。HSQ層はSOG法で形成できる。この材料を基板上にスピノ塗布した後、400℃の窒素雰囲気中で焼成すると、ポリマー同士が結合し、HSQ層が形成される。

【0006】次に、図2（a）から（h）を参照しながら、HSQを用いた半導体装置の従来の製造方法を説明する。ここでは、簡単のために2層配線構造を有する半導体装置を例にとって従来技術を説明する。

【0007】まず、図2（a）に示すように、半導体基板1上に絶縁層2を介して形成された第1の配線層3を有する構造を形成する。第1の配線層3上には、プラズマCVD法などの薄膜堆積方法を用いて第1の酸化珪素層4が堆積される。

【0008】次に、図2（b）に示すように、HSQ層5をSOG法によって形成した後、図2（c）に示すように、HSQ層5の上にプラズマCVD法などで第2の

酸化珪素層6を成膜する。

【0009】次に、図2（d）に示すように、3層構造を有する層間絶縁膜の上にレジストマスク7を形成した後、既知のフォトリソグラフィ法を用いてレジストマスク7の所定部分を除去し、レジストマスク7中に開口部を設ける。この後、図2（e）に示すように、3層構造の層間絶縁膜のうちレジストマスク7によって覆われていない部分をドライエッチング法によって除去し、層間絶縁膜中に接続孔8を形成する。

【0010】次に、図2（f）に示すように、酸素（ O_2 ）のプラズマ15を用いてレジスト層7をアッシングし、レジスト層7を除去する。この酸素プラズマ15によるレジストアッシング工程において、3層構造の絶縁膜は接続孔8が形成されている部分が露出しており、酸素プラズマ15に曝される。プラズマCVD法で形成した酸化珪素層4、6は酸素プラズマ15に対して耐性があり変質することはないが、HSQ層5は酸素プラズマ耐性が低いため、膜の酸化により膜中成分が分解して膜が後退したり、変質層16が形成される（図2

（g））。変質層16は、水分を多く含む膜である。この状態で接続孔8にタングステンなどでプラグ10を形成し、第2の配線層11を形成しようとする、プロセス時に変質層16から水分が放出される。これは、プラグ10や配線11の形成不良を引き起こし、断線や高抵抗化の原因となる（図2（h））。

【0011】酸素プラズマによってHSQ層が変質し、含有水分量が増大することは、Ahlburnらの論文（B. T. Ahlburn, G. A. Brown, T. R. Seha, T. F. Zoes, "Hydrogen Silsesquioxane-based Flowable Oxide As An Element In The Interlevel Dielectric For Sub 0.5 Micron VLSI Circuits", 1995 Proceedings Dielectrics for VLSI/ULSI Multilevel Interconnection Conference P. 36）などに開示されている。Ahlburnらによれば、酸素プラズマによって、HSQ層中のSi-H結合が酸化されてSi-OH結合とH-OH結合が生成し、OH基が膜中水分となる。また、酸化によって膜が収縮し、膜後退の原因となる。

【0012】

【発明が解決しようとする課題】上記のようなHSQ材料を用いた半導体装置の製造する場合、酸素プラズマを用いたアッシング法によってレジストマスクを除去するときに、酸素プラズマによって、露出しているHSQ材料が膜減りして後退したり、水分を多く含む吸湿性の高い膜に変質し、その後の配線形成プロセス時に変質層から水分等のガスが放出され、配線の形成不良が発生するという問題があった。

【0013】このレジストアッシング除去プロセスによるHSQ層の変質を回避するために、第1の配線層のパターン上にはHSQ層が残存しないようにエッチバックして、第1の配線層パターンの上に形成する接続孔中に

HSQ層が露出しない構造にする方法がある。しかしながら、このエッチバック法には、制御が難しい、工程数が多くなる、低誘電率材料形成時には配線間容量のフリッジ成分の低減が出来ず容量低減が不十分である、といった問題がある。

【0014】本発明は、上記のような問題点を解決するためになされたもので、その目的は、レジストアッシングが絶縁膜の露出表面に悪影響を与えない半導体装置の製造方法を提供することにある。

【0015】

【課題を解決するための手段】本発明の半導体装置の製造方法は、Si-H結合を含む絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水蒸気を含むガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0016】前記絶縁膜は、水素化シルセスキオキサン(HSQ)層を含んでもよい。

【0017】前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでもよい。

【0018】前記酸素プラズマ工程は、前記水素を含むプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うことが好ましい。

【0019】前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されるようにしてもよい。

【0020】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含するようにしてもよい。

【0021】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含するようにしてもよい。

【0022】本発明の他の半導体装置の製造方法は、Si-H結合を含む絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程とを包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水素を含むガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0023】前記絶縁膜は、水素化シルセスキオキサン(HSQ)層を含んでもよい。

【0024】前記レジストマスク除去工程は、酸素ガスから形成したプラズマを用いて前記レジストマスクをアッシングする酸素プラズマ工程を更に含んでもよい。

【0025】前記酸素プラズマ工程は、前記水素を含むプラズマを用いて前記レジストマスクをアッシングする工程よりも前に行うようにしてもよい。

【0026】前記絶縁膜のエッチングは、前記凹部が前記絶縁膜の下に位置する配線に到達する接続孔を形成するまで実行されるようにしてもよい。

【0027】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料を前記配線にコンタクトさせる工程を更に包含していてもよい。

【0028】前記絶縁膜の前記凹部内に導電性材料を埋め込み、前記導電性材料からなる配線を形成する工程を更に包含するようにしてもよい。

【0029】前記水素を含むガスは、水素および水蒸気の混合ガスであってもよい。

【0030】前記水素を含むガスは、水素および酸素の混合ガスであってもよい。

【0031】本発明の更に他の半導体装置の製造方法は、絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程とを包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水蒸気を含むガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0032】本発明の更に他の半導体装置の製造方法は、絶縁膜を形成する工程と、前記絶縁膜の選択された領域上にレジストマスクを形成する工程と、前記絶縁膜のうち前記レジストマスクで覆われていない部分をエッチングし、前記絶縁膜に凹部を形成する工程と、前記レジストマスクを除去する工程と、を包含する半導体装置の製造方法であって、前記レジストマスク除去工程は、水素を含むガスから形成したプラズマを用いて前記レジストマスクをアッシングする工程を含んでいる。

【0033】

【発明の実施の形態】以下、添付図面を参照しながら、本発明による半導体装置の製造方法の実施形態を説明する。

【0034】(第1の実施形態)図3(a)から(h)を参照しながら、本発明の第1の実施形態を説明する。

【0035】まず、図3(a)に示すように、単結晶シリコンからなる半導体基板1上に絶縁層(厚さ:500~1000nm)2を介して形成された第1の配線層3を有する構造を形成する。第1の配線層3は、例えばアルミニウムやアルミニウム合金などの薄膜をパターニングすることによって形成される。第1の配線層3の典型

的なサイズは、高さが0.5~1.0 μm 、幅が0.3~0.6 μm である。第1の配線層3上には、プラズマCVD法などの薄膜堆積方法を用いて第1の酸化珪素層(厚さ:50~200nm)4が堆積される。この第1の酸化珪素層4は、あとの工程で形成するHSQ層と、第1の配線層3との密着性を向上させる役割を果たす。

【0036】次に、図3(b)に示すように、HSQから形成されたSOG層(以下、「HSQ層」と略記する)5をスピンコーターによって第1の酸化珪素層4の上に塗布した後、400℃の窒素雰囲気中で60分間ベークし、焼成する。この後、図3(c)に示すように、HSQ層5の上にプラズマCVD法などで第2の酸化珪素層(厚さ:400~1000nm)6を堆積する。

【0037】次に、図3(d)に示すように、第1の酸化珪素層4、SOG層5および第2の酸化珪素層6からなる3層構造を有する層間絶縁膜の上にレジストマスク(厚さ:0.8~1.3 μm)7を形成する。その後、既知のフォトリソグラフィ法を用いてレジストマスク7の所定部分を除去し、レジストマスク7中に開口部を設ける。この開口部は、あとの工程で形成する凹部(接続孔)の形状と位置を規定する。ここで、この3層構造の層間絶縁膜は、Si-Hを含む絶縁層(HSQ層)を内部に含んでいるので、「Si-Hを含む絶縁膜」と言える。この後、図3(e)に示すように、3層構造の層間絶縁膜(4、5、6)のうちレジストマスク7によって覆われていない部分をドライエッチング法によって除去し、層間絶縁膜中に接続孔(ビアホール)8を形成する。接続孔8は下層配線3の表面に達し、配線3の一部を露出させる。このドライエッチングは、例えば、エッチングガスとして、 CF_4 (流量10sccm)、 CHF_3 (流量30sccm)、Ar(流量100sccm)および N_2 (流量10sccm)の混合ガスを用い、圧力150mTorr、パワー1100Wの条件で実行する。

【0038】次に、図3(f)に示すように、水(H_2O)プラズマ9を用いてレジストマスク7をアッシングし、レジストマスク7を除去する。 H_2O プラズマ9は、次のようにして発生させることができる。まず、流量が100から500sccmの水蒸気(H_2O)をアッシング装置の反応室内に導入し、反応室内の全圧を1~2Torrに保持する。この状態で、アッシング装置内の電極に周波数2.45GHzのマイクロ波を供給して反応室内の水蒸気を電離し、プラズマを発生させる。マイクロ波のパワーは、0.8~1.0kWとし、半導体基板1の温度は100~300℃程度に加熱することが好ましい。 H_2O プラズマ9によってレジストマスク7をアッシングし、レジストマスク7を除去する工程を行った場合、接続孔8の内側面で露出しているHSQ層5および酸化珪素層4、6は悪影響を受けず、変質しない(図3(g))。

【0039】次に、図3(h)に示すように、接続孔8をタングステンのプラグ10で埋め込んだ後、層間絶縁膜上に第2の配線層11を形成する。

【0040】なお、本実施形態では、2層配線構造を有する半導体装置の製造方法を例にとって本発明を説明したが、本発明は1層配線構造や3層以上の配線構造を有する半導体装置の製造に適用できることは言うまでもない。

【0041】図4は、半導体基板上に形成した単一層構造のHSQ膜を上記 H_2O プラズマ9に曝したときのフーリエ変換赤外(FT-IR)吸収スペクトルを示している。図5は、半導体基板上に形成した単一層構造のHSQ膜を従来の酸素プラズマに曝したときのFT-IR吸収スペクトルを示している。

【0042】 H_2O プラズマ9に曝す前のスペクトル

(図4のB)と、曝した後のスペクトル(図4のA)とを比較すると、Si-H結合による吸収ピーク高さの変化はほとんどなく、Si-OH結合やH-OH結合などの吸収ピークは見られない。一方、HSQ膜を従来の酸素プラズマに曝した場合、酸素プラズマに曝す前のスペクトル(図5のD)に比較して、曝した後のスペクトル(図5のC)においては、Si-H結合のピーク高さが小さくなる。それとともに、膜中水分に起因するSi-OH結合やH-OH結合など吸収ピークが現れていることがわかる。

【0043】図6は、アッシング前後での膜中水分量を調べるために、 H_2O プラズマ処理後と酸素プラズマ処理後のHSQ膜をTDS分析(昇温脱離ガス質量分析)した結果を示している。 H_2O プラズマ処理を施したHSQ膜の含有水分量は、 H_2O プラズマ処理を施していないHSQ膜の膜中水分量に比べてやや多いが、酸素プラズマ処理したHSQ膜の膜中水分量よりもはるかに少ない。

【0044】このように H_2O プラズマによるレジストアッシングによれば、HSQ膜への影響が従来の酸素プラズマによるアッシングに比べて非常に小さい。この理由は、次のように考えられる。すなわち、従来の酸素プラズマ処理では、HSQ膜中のSi-H結合が酸化されて減少するとともに、Si-OH結合とH-OH結合が生まれ、それが膜中水分増大の原因となる。また、酸化に伴い膜が収縮する。これに対して、 H_2O プラズマ中に含まれる励起状態の H_2O や、原子状態の水素(H)あるいはOH遊離基などの活性種は、HSQ膜中のSi-H結合と反応しない。言い換えると、 H_2O プラズマは、原子状態の水素(H)を含む還元雰囲気であるため、HSQ膜をほとんど酸化せず、Si-OH結合やH-OH結合を生成しない。その結果、HSQ膜の膜中水分が増加しない。また、HSQ膜が酸化されないため、膜収縮も起こらない。更に、分極が大きいSi-OH結合やH-OH結合が生成しないため、膜の比誘電率の増

大も起こらない。

【0045】本発明は、HSQ膜を有する半導体装置の製造方法に限定されず、Si-H結合を含む絶縁膜を有する半導体装置の製造方法に広く適用できる。例えば、本発明は、Si-H結合を含みかつメチル基などの有機成分も含む有機無機混合膜材料や、酸化によってSi-OH結合やH-OH結合を生成するような材料、例えばSi-R結合（R：アルキル基）を持つ有機膜材料から絶縁膜が形成された半導体装置の製造方法に適している。

【0046】また、従来の酸素プラズマを用いたアッシングでは、絶縁膜をエッチングして接続孔を形成する際に、下地のアルミニウムやアルミニウム合金から成る配線層と、エッチングに用いているプラズマガスとが反応してポリマーが生成され、接続孔の側壁に残渣として残る。この残渣は酸素プラズマによるアッシングプロセス処理時には除去されず、通常はアッシング後にアミン基含有有機溶剤などの有機洗浄液を用いて洗浄して除去する。しかしながら、この有機溶剤洗浄によって、接続孔側壁に露出しているHSQ層がエッチングされて後退し、プラグ形成が困難になるという問題がある。本発明のH₂Oプラズマによるレジストアッシング除去方法は、上記残渣の除去にも効果があり、アッシングと同時に残渣を除去することができる。したがって、本発明によれば、アッシング処理後に有機溶剤による洗浄をする必要がないので、露出しているHSQ層がエッチングされて後退するという問題がなく、またプロセスを簡略化することができる。

【0047】なお、上記残渣の問題は、Si-H結合を実質的に含まない絶縁膜をドライエッチングする場合にも生じる。H₂Oプラズマによるレジストアッシングによれば、その場合の問題をも解決できる。このことは、H₂Oプラズマによるレジストアッシングが、種々の絶縁膜に対するドライエッチング工程を含む半導体装置の製造方法に広く適用され、効果を発揮し得ることを意味する。

【0048】上記実施形態では、レジストマスク7の除去を、すべて、H₂Oプラズマによるレジストアッシング工程（以下、「H₂Oプラズマ工程」と称する）によって実行しているが、H₂Oプラズマ工程と、酸素プラズマによるレジストアッシング工程（以下、「酸素プラズマ工程」と称する）とを組み合わせる実行してもよい。例えば、H₂Oプラズマ工程によってレジストマスク7を部分的に除去した後、レジストマスク7の残りの部分を酸素プラズマ工程で除去してもよい。また、逆に、酸素プラズマ工程によってレジストマスク7を部分的に除去した後、レジストマスク7の残りの部分をH₂Oプラズマ工程で除去してもよい。このように、酸素プラズマ工程をも行う場合、レジストアッシングに要する時間を短縮できる。また、この場合、H₂Oプラズマが原子状

態の水素（H）を含む還元雰囲気であるため、先に行った酸素プラズマ工程で酸化されたHSQ層の表面を還元し、それによって、HSQ層の膜中水分を減少させる効果が生じると予測される。従って、H₂Oプラズマ工程と酸素プラズマ工程とを組み合わせるレジストアッシングを行う場合は、H₂Oプラズマ工程を最後に行うことが好ましい。

【0049】なお、H₂Oプラズマを形成するために使用するガスとしては、水蒸気他に、酸素ガスや窒素ガスが添加されたものを使用しても良い。水蒸気とともに酸素ガスを装置内に導入する場合、酸素ガスの量が相対的に大きくなりすぎると、HSQ層の水分が増加するおそれがある。そのため、酸素ガスの量は水蒸気量よりも少ないことが好ましい。

【0050】また、水蒸気のプラズマを用いる代わりに、水素ガスと酸素ガスとを含有する混合ガスのプラズマを用いても良い。

【0051】（第2実施形態）図7（a）から（g）を参照しながら、本発明の第2の実施形態を説明する。

【0052】まず、図7（a）に示すように、半導体基板1上に絶縁層（厚さ：500～1000nm）2を成膜する。その上にスピンコーターによりHSQで形成されたSOG層（以下、「HSQ層」と略称する）5を塗布したあと、400℃の窒素雰囲気中で60分間ベークし、焼成する。絶縁層2は、HSQ層5に対するエッチング選択比の大きな材料から形成する。絶縁層2は、例えば窒化珪素膜から形成される。

【0053】次に、図7（b）に示すように、HSQ層5の上にレジストマスク（厚さ：0.8～1.3μm）7を形成した後、既知のフォトリソグラフィ法を用いてレジストマスク7の所定部分を除去し、レジストマスク7中に開口部を設ける。この開口部は、あとの工程で形成する配線用溝のパターン（形状と位置）を規定する。この後、図7（c）に示すように、HSQ層5のうちレジストマスク7によって覆われていない部分をドライエッチング法によって除去し、HSQ層5中に溝状凹部（配線用溝）12を形成する。このとき、絶縁層2はHSQ層5のエッチングに対するストッパーとして機能する。溝12の幅は、例えば、0.3～0.6μm、深さは0.5～1.0μmである。

【0054】次に、アッシング装置内部において、水素ガスと酸素ガスを含有する雰囲気中にプラズマ9を発生させ、図7（d）に示すようにレジストマスク7をアッシング除去する。HSQ層5が露出している埋め込み配線用溝12の側壁部分およびレジストマスク7が除去されてHSQ層5が露出する部分は、アッシングによって影響をうけず、変質層は形成されない（図7（e））。ここで、水素ガスの流量は、例えば500～3000sccm、酸素ガスの流量は、例えば100～1500sccmである。

【0055】次に、図7(f)に示すように、窒化チタンやタンタルなどからなるバリア層を形成し、その上に電解メッキ法などにより銅14を埋め込む。さらにCMP（化学機械研磨）法により、不要な銅薄膜部分を除去して、図7(g)に示すように、埋め込み配線を形成する。

【0056】本実施形態では、埋め込み配線構造を形成したが、その代わりに、上下層の配線を電氣的に接続するプラグと配線を同時に埋め込むいわゆるデュアルダマシン構造を形成しても良い。また、配線材料として銅を用いたが、アルミニウムやアルミニウム合金などを用いてもよい。

【0057】なお、本実施形態では、レジストアッシングに水素ガスと酸素ガスとを含む混合ガスのプラズマを用いたが、第1の実施形態について説明したように、水蒸気のプラズマを用いても良いし、また、酸素プラズマ工程を併用しても良い。

【0058】上記各実施形態では、レジストマスクを直接にプラズマに曝すことによってアッシングを行ったが、プラズマから離れた位置に基板を配置し、励起状態の H_2O 、原子状態のH、および/またはOH遊離基等の活性種をプラズマから基板表面にまで輸送してもよい。また、例示したガス以外の還元性ガスのプラズマを用いてレジストアッシングを行うことができれば、同様にして、Si-H結合を含む絶縁膜を変質させることを抑制できる。

【0059】また、上記各実施形態では、Si-H結合を含む絶縁膜をシリコン基板上に形成する場合について本発明を説明してきたが、本発明はこれに限定されない。本発明によれば、絶縁性基板上にSi-H結合を含む絶縁膜を形成する工程を包含する半導体装置の製造方法に適用して効果を得ることが可能である。このような半導体装置には、例えば、ガラス基板上に多数の薄膜トランジスタが形成された液晶表示装置が含まれる。

【0060】

【発明の効果】本発明によれば、レジストマスク除去工程において、水蒸気を含有するガスから形成したプラズマ、または、水素を含有するガスから形成したプラズマを用いてレジストマスクをアッシングするため、Si-H結合を含む絶縁膜が露出していても、アッシングによってSi-H結合が酸化されることが抑制される。その結果、水分を含む変質層が絶縁膜の露出表面に形成されることが防止され、その後、絶縁膜上に形成した配線を劣化させるおそれが無くなり、信頼性の高い半導体装置を提供することが可能となる。特に、水素化シルセスキオキサン(HSQ)層を含む絶縁膜を層間絶縁膜として用いる場合、HSQ層の比誘電率が他のCVD酸化膜などに比較して低いため、配線間容量が低減された半導体装置を歩留まり良く製造することができる。

【0061】レジストマスクを除去する際に、酸素ガスから形成したプラズマを用いてレジストマスクをアッシングする酸素プラズマ工程を付加すれば、レジストマスクの除去に必要な時間を短縮することができる。これは、酸素プラズマによるレジストアッシングのレートの方が、水蒸気を含有するガスから形成したプラズマ、または、水素を含有するガスから形成したプラズマを用いてレジストマスクをアッシングする場合のレートよりも高いためである。

【0062】水蒸気を含有するガスから形成したプラズマ、または、水素を含有するガスから形成したプラズマを用いてレジストマスクをアッシングする工程を、酸素プラズマ工程よりも後に行えば、酸素プラズマによるアッシング時に形成された変質層を変質前の状態に復帰させることが可能である。

【図面の簡単な説明】

【図1】HSQ層のポリマー構造を示す図である。

【図2】(a)から(h)は、従来の半導体装置の製造方法を示す工程断面図である。

【図3】(a)から(h)は、本発明による半導体装置の製造方法の実施形態を示す工程断面図である。

【図4】水(H_2O)プラズマ処理前後でのHSQ膜のフーリエ変換赤外(FT-IR)吸収スペクトルである。

【図5】酸素(O_2)プラズマ処理前後でのHSQ膜のフーリエ変換赤外(FT-IR)吸収スペクトルである。

【図6】 H_2O プラズマまたは酸素(O_2)プラズマ処理を施したHSQ膜のTDS(昇温脱離ガス質量分析)スペクトルである。

【図7】(a)から(g)は、本発明による半導体装置の製造方法の他の実施形態を示す工程断面図である。

【符号の説明】

- 1 半導体基板
- 2 絶縁層
- 3 第1の配線層
- 4 酸化珪素層
- 5 HSQ層
- 6 酸化珪素層
- 7 レジスト
- 8 接続孔
- 9 H_2O プラズマ
- 10 タングステンプラグ
- 11 第2の配線層
- 12 埋め込み配線形成用の溝
- 13 バリア層
- 14 銅
- 15 酸素(O_2)プラズマ
- 16 変質層